Altera和Xilinx等领先PLD供应商推出了首批用于可编程逻辑器件的处理器内核，这是PLD发展史上的里程碑。由此可以看出，这些公司决定进入低端嵌入控制市场和高端SOC应用市场。据业内分析家预测，如果PLD供应商能够兑现他们的承诺，并且能在当今大部分系统级设计领域占有一席之地，那么这个市场将会有500亿美元之大。

“迄今为止，设计人员遵循着两种设计方法。”Altera系统解决方案高级总监Bryan Hoyer说，“在低档批量市场，他们采用板级系统设计方法，即买一些元件级的处理器和IP块，然后把他们‘铆’在玻璃纤维上，最后再给他们编代码，通常采用PLD增值；另一种就是SOC设计方法，即你选择一个ASIC供应商，并将他的IP库拿到手，然后加上你自己的硬件，经过一个很长的设计周期之后才能制造出最后的ASIC。”

虽然设计灵活性有可能在嵌入应用中变得日趋重要，但是基于处理器的可编程芯片的解决方案并不是唯一的选择。在去年，ASIC制造商就已经开始探索在标准逻辑单元中增加可编程逻辑块。LSI逻辑公司宣布了第一个具有嵌入可编程逻辑能力的G12处理器，它采用0.18微米制造工艺和Adaptive Silicon公司的特许技术。朗讯微电子集团已经将Chip Express的激光编程门阵列集成到它的ASIC产品线中。

针对OEM厂商所关心的SOC开发时间过长和成本过高问题，Actel是第一家解决这一市场问题的FPGA供应商。该公司计划于今年底推出它的第一个嵌入式产品。同时，Actel计划提供这项技术、相关产品、设计工具和方法，并与主要的ASIC制造商结成伙伴关系，推出一系列嵌入式FPGA的解决方案。“假如一个PLD供应商准备提供一种SOC解决方案，你不得不问他们系统技术来自何处。”Actel新嵌入式FPGA部门经理Yankin Tanurhan说，“仅提供一个平台还不够，还要附带一些应用。”Actel创建了一个新的组织，其任务就是为嵌入应用获取关键技术和组成战略联盟。

“总有一天，ASIC供应商必须提供具有某种可配置能力的产品。” Tanurhan说，“我们所做的就是赋予ASSP设计人员一种领先的能力：可重配置。”

尽管领先的ASIC设计公司付出了努力，但目前基于标准单元的嵌入式FPGA市场仍然微不足道。InSearch研究公司的总裁Jerry Worchel估计，今年供应商大约只能售出价值1,070万美元的嵌入式FPGA。不过Worchel说：“这是一个非常年轻的市场，市场潜力可观。到2004年，标准单元的嵌入式FPGA市场大约上升到12亿美元。Actel是第一家进入这一市场的纯FPGA供应商。”

直线上升的ASIC开发成本推动着这一市场增长。“在0.1微米制造工艺中，每一个掩膜费用大约在100万美元和115美元之间。如果是0.7微米，费用大概在400万美元。” Tanurhan说，“在这样的成本下，你需要问自己销售多少才能赚回来。”对设计人员来说，一个解决方案就是通过可重配置使产品面向更广泛的应用。这种解决方案在电信市场找到了用武之地，因为电信市场一向以标准变化快而著称。从必须支持多种格式的打印机到支持各种标准的无线接口，这种可配置性能都能找到用武之地。同时，集成可配置能力也能帮助SOC设计人员应付上市时间的压力。因为可配置产品象面包板一样可以更改和调试它们的设计。“将功能用软件实现，其中一个优点是你可以不断更新它，直到最后出货。” Tanurhan说，“这种优点是无法用硬件实现的。”

作为其嵌入业务关键的一部分，Actel于今年6月宣布收购Prosys技术公司。这家公司已经开发出多种商用FPGA IP内核。Tanurhan说：“与市面上的标准产品相比，它们的密度相当大，是专为嵌入应用而开发的。”Actel将利用公司基于FPGA内核的重配置SRAM技术开发密度在5,000到35,000门之间的类似ASIC的逻辑块。工具支持是这一市场的主要障碍。而在Actel收购ProSys时，它有支持Prosys器件的一套软件工具，并遵从与ASIC类似的设计方法及将内核集成到标准单元中的设计流程。

Alctel的另一个关键策略是决定购买Gatrfield公司的股份。后者开发类似ASIC的基于FPGA的Flash技术，两家公司一直保持长期的关系。Gatefields的ProASIC产品具有新颖的可重复编程性能以及高效率的微细颗粒结构，其门数和成本均优于传统的基于SRAM的FPGA。InSearch研究公司估计，超过半数的嵌入FPGA市场将最终使用Flash技术。Actel已经开始这方面的工作，将Flash核嵌入到下一代CMOS工艺中。

为了支持更高性能的设计，Xilinx和Altera已经与领先的处理器内核供应商达成了新的交易。Altera从ARM和MIPS公司获得了RISC处理器内核的使用许可证，与ARM的交易涉及ARM9 thumb内核，与MIPS的交易涉及MIPS32 4K处理器。“这样一来，如果客户需要大于50mips的性能，我们有两个高达200mips的许可内核供他们选择。”Hoyer说。Altera还宣布与摩托罗拉半导体产品部谈判有关PowerPC内核的许可证问题。

在7月底，Xilinx与IBM达成协议，将PowerPC内核嵌入到它的Virtex-II FPGA中。该协议包括IBM的CoreConnect总线结构，这是一种SOC设计中能够实现IP通信的片上总线结构。作为协议的一部分，Xilinx可以采用IBM先进的0.13微米工艺设计基于PowerPC的产品。

Xilinx的执行官说，他们优先在网络和通信应用采用PowerPC。Dataquest公司的分析人员表示，在过去两年中，采用powerPC的嵌入应用增加了80%，特别是路由器、交换机和蜂窝基站的应用。“它对那些需要极高时钟速率和对PowerPC指令集有极大兴趣的工程师更有吸引力。” Xilinx的Bowlby说，“有很多人在从事高端网络设备的设计工作。”

PLD供应商想用高性能的方案从现有的ASIC市场争取到更多的客户。他们指出,从那些为高成本而头疼的ASIC系统开发人员中可以看到这种需求。“我们已经听到人们说他们一直想寻求这样的解决方案:既具有ARM或MIPS内核的高性能又可在不需要ASIC的情况下就能达到很高的集成度。”Hoyer说。

ASIC产品开始嵌入可编程功能

众所周知，要在竞争激烈的嵌入控制市场获得成功，成本起关键的作用。例如，Altera正将Nios瞄准从8位一直到32位低端领域的嵌入控制应用。Altera的执行官指出，50mips的32位Nios只占20K100PLD门数的25%，批量成本大约只有5美元。“我们在32位的低端市场具有竞争力。由于它们有很多外设功能而价格与16位产品相当，因此，我们不仅具有成本优势，而且能提供更灵活的解决方案。”Hoyer说。但是，在8位低端市场，可编程解决方案还有很艰难的路要走。

如今的关键问题是PLD供应商能否快速地把外设、工具、设计支持等嵌入市场所需要的东西带到网上。“宣布有处理器内核对供应商来说是件很容易的事。”Hoyer说，“但是这并不意味着你具有嵌入处理器解决方案。”由于Nios对市场来说是全新的，因此，Altera准备发布具有基本外设支持的处理器，这些基本外设包括计数器/时钟、UART、并行I/O、SRAM和外部Flash存储器接口。“我们计划扩展一些最通用的功能，如SPI和I2C接口，从而能够直接访问A/D或D/A等独立的芯片。”Hoyer说，“随后我们将推出提供静态的SDRAM控制器，以访问主要的存储器和以太网MAC。”

而作为一个现成的结构，ARC则已经具有范围广泛的支持功能和RTOS支持。“与ARC联盟的好处之一就是作为处理器内核供应商，它能确保整套工具的正常工作。”Xilinx的Nbowlby说。

同时，两家供应商都声称自己能为加速客户基于处理器可编程设计提供服务。Altera针对它的新型处理器和开发工具在全球范围内提供免费服务。Xilinx设立了一个经过ARC认证的设计中心网络，以帮组客户在Xilinx的器件上设计基于ARC的内核。ARC和Xilinx授权设计中心提供优化的网表，以实现ARC处理器的预配置。

RISC内核带来更高性能

飞速增长的FPGA密度，打开了系统级可编程芯片市场的大门。几年前，当几百万门的FPGA还是一个梦时，领先的PLD供应商就开始了竞赛，将密度推向前所未有的水平。同时，他们也发现这一市场前景广阔。今年早些时候，Altera开始采用0.18微米制造工艺，使其EP20K1500E器件达到具有240万系统门的性能标准。Xilinx也不甘落后，在今年6月底宣布为它的Virtex-E系列增加3百万门的XCV3200E器件。

尽管这两家制造商衡量密度的方法不同，但在高密度FPGA是否有市场需求这一问题上大家没有分歧。在网络应用的推动下，以Xilinx为例，今年第三季度的销售收入约为350万美元，高密度产品就占到100万美元以上。

正当PLD供应商热衷推出大型新器件的同时，一度让人困惑的系统级可编程芯片的处理器内核又提升到议事日程。在这一新兴市场，Altera和Xilinx都推行“两条腿”走路的策略,考虑到低端市场的成本和上市时间，供应商通过提供软内核，将重点放在尽量提高设计灵活性上。

Altera今年7月所宣布的Nios内核是其Excalibur嵌入处理器解决方案的关键。它是由Altera自主开发的基于RISC的可配置软内核，具有16位的指令集和16/32位的数据通道。Hoyer说：“客户最偏爱灵活的解决方案。对于Nios,你可以重新配置它，改变它的数据通道，甚至可以使一个器件具有多个处理器。”该嵌入式处理器可达到50mips，大约占用1,000个逻辑单元，约占APEX EP20K200E器件总门数的12%和APEX EP20K1500E器件总门数的2%。

今年6月，Xilinx宣布与ARC Cores公司结成战略伙伴关系，以优化Virtex和Spartan-II FPGA所使用的32位可配置处理器ARC。ARC结构允许用户改变处理器的总线和指令，以及换用其它优化设计的方法（见图P62）。Xilinx内核联盟项目经理Mark Bowlby说：“这一结构的可爱之处就是在同样的时钟速率下能干更多的活。”不同于传统的硬RISC处理器，ARC处理器允许设计人员重新配置它的指令集以适应不同的应用。例如，一个OEM厂商用这种处理器为基于GSM的无线系统构建语音编码器。一般而言，要实现这种编码算法，固定指令集的处理器最少要有115MHz的时钟速率才能满足GSM标准。针对这一算法通过特殊指令对ARC内核进行重新配置，设计人员在12MHz的时钟速率下就能达到同样的效果。“我们所做的这些最基础的事情就是为了让设计人员创造新的扩展应用。因此，无论你采用何种C代码，只需点一下鼠标，你就能创造硬件编码的指令，运行速度更快。”ARC得产品经理Emmanuel Benzaquen说。

Altera公司的Nios所采用的方法与前者大相径庭。采用MegaWizard平台，设计人员通过选择不同的存储器宽度、速度和外设类型，可以在处理器上配置存储器和外设。此外，设计人员可以在芯片增加常规的映射存储器外设，将可读/写的器件映射到处理器的寄存器文档中，或者直接将新的功能块添加到处理器的ALU中。但是指令集固定不变。 “我们相信许多客户不是处理器专家，而是系统大师。”Hoyer说，“你可以配置Nios内核来解决一些性能和面积之间的矛盾，例如决定你是否需要一个柱式移位器。但是，如果你为了扩展系统的威力而必须构建支撑它的硬件外设的话，工具仍可保持连续性并且更加贴近传统的板级系统。”

嵌入PLD器件瞄准低端市场

Altera和Xilinx推出了一种界于以上两种设计方法之间的，基于可编程处理器的解决方案。Hoyer说：“它象板级解决方案一样可以加快上市时间，因为设计人员能从分销商那里买到现成的器件。另外，它也象SOC解决方案一样具有高度集成能力，同时又能借助最先进的MPU内核。”

如今PLD供应商仍在为高低端应用不断提供软硬处理器内核。硬处理器内核将使系统级可编程芯片的处理能力达到200mips。新出现的嵌入式可编程模块可使设计人员设计可修改的ASIC，这适合不同标准和制式相互竞争的市场。这些核的出现将为系统级可编程芯片在低端嵌入应用市场铺平道路。估计光这一市场就可达到每年十几亿美元的规模。

可配置的PLD处理器内核

 南京拓微+TP4054