传统的物理层器件(PHY)分为模拟和数字两类。大多数高速模拟PHY采用昂贵的工艺制造，如砷化镓(GaAs)、锗化硅(SiGe)或双极工艺。这些工艺能产生较高的电子迁移速度，PHY性能好，因此适合于高波特率和要求低抖动的应用。然而，模拟PHY也有不少缺点。除了工艺成本高外，模拟PHY在设计阶段常常需要通过多重验证，制造阶段的合格率也较低，导致向市场推出的速度慢，供货周期长，可用性方面也不好预测。而且，由于模拟PHY的裸片尺寸较大，导致合格率急剧下降。

更为重要是是，传统的模拟PHY不适合在同一晶片上集成多通道和综合数字逻辑电路。主要是由于数字逻辑容易产生难以消除的开关噪声，从而影响供电通道和基片环境，而模拟电路通常对这些噪声非常敏感；其次，模拟PHY功耗大，散发出大量热量，使通道集成不容易实现。例如，典型的OC-192采用GaAs工艺制造的MUX/DEMUX/CDR芯片组功耗达到7W。

数字PHY在10/100基以太网市场上具有雄厚的基础。其优点是可以充分利用CMOS工艺的优势，该工艺与其它工艺相比，总体产量和成本具有优势。数字PHY一般采用数字过采样技术，由内部锁相环电路产生较高频率的时钟(通常16倍频)。然后由片上集成的检测电路来检测最匹配的时钟相位，再加到输入的串行数据比特流中。另外还可使用与输入串行比特流的波特率相匹配的时钟的多相位。例如，100MHz的PHY要求1.6GHz的内部时钟，或者16路具有不同相位的100MHz时钟。数字过采样的缺点是，要产生信号抖动，而且速度不能调节。许多10Mbit/s和100Mbit/s PHY的厂商曾试图将速度提高十倍，但都没有成功，技术受限是最根本的原因。

10G以太网、太比级路由器和SONET/SDH数字交叉连接应用的飞速增长，要求传统的物理层器件(PHY)必须能够增加通道数目和线速率。提高波特率和在单片上集成多通道，已成为PHY的发展趋势。然而由于技术限制，数字PHY不能提升速度，而模拟PHY无法做到通道集成。

10G以太网应用

今年初，IEEE P802.3ae (10G以太网?别工作组)采纳了10G附件单元接口(XAUI)建议。XAUI接口是一种4×3.125Gbit/s的连接，在媒质访问控制器(MAC)和其它IC或光模块之间通过电路板提供接口。因为这是一种“可选配”的接口，在业界获得广泛支持，在官方正式批准该标准之前已被广泛采用。

XAUI接口的功能包括：

* 在媒质访问控制器(MAC)和光模块之间通过电路板延伸操作距离

* 减少MAC和光模块之间的接口信号数目

* 通过多抖动域简化连接设计。

XAUI接口在应用时主要是通过普通(FR4)印制电路板上的布线，提供芯片到芯片之间的接口。MAC数据和时钟信号(统一称为XGMII)有74根信号线，每条信号线的工作频率为312.5MHz。串扰、地反射和信号畸变将XGMII距离限制在7cm左右。通过将XGMII信号进行串并转换，XAUI可使XGMII的距离延伸到50cm。

与SiGe和GaAs工艺相比，CMOS能够更有效率地实现这种多Gbit、多通道的接口电路。先行一步的供应商已经采用CMOS XAUI接口标准。对于超短距离应用，XAUI接口可直接驱动并行光模块。如果需要单光纤连接，则可采用波分复用(WDM)模块。对于较长距离应用如广域网，需要物理媒质附件(PMA)和物理编码内层(PCS)来处理数据，并将数据打包放到SONET帧中。

串行背板

串行背板本身不是终端应用，而是一种在所有机箱网络系统中用到的重要的I/O子系统。从1999年开始，系统设计师改用串行背板代替共享的并行背板。现在，串行接口被认为是所有千兆比特骨干网设备中从MAC/PHY到光模块的事实上的连接方式。对于大多数通信应用，也会很快朝此方向转变。随着通道密度越来越高，在串行背板应用中需要低功耗、多通道、多Gbit的串并转换器件。

例如，在8端口OC-48交换设备中，每对I/O端口被安排在同一线路板卡上，支持一路真正的全双工OC-48连接。一条宽带总线需要通过背板从交换板卡上发送和接收数据。在2.5Gbit/s全双工数据速率时，频率为50MHz的并行总线需要100位宽度，因此8端口系统需要800位宽度的电背板。如果占用额外的带宽用于时钟、错误检测和控制信号，并行总线可容易地扩展到1000位宽度。

以前，能够支持更多端口或更快数据速率的系统，能够通过加大总线宽度，或提高总线频率，来满足增加的带宽要求。然而，考虑到阻抗不匹配、串扰和信号畸变导致的传送线效应，在50MHz以上超过总线频率通常是不可行的。另一方面，加大总线宽度将导致连接器引脚数目增加，从而增加成本，插入阻力(将板卡插入背板连接器所需要的力度)也变大了。

形成对照的是，串行点对点连接比并行背板具有一些主要优势。对于启动器具有良好端接的差动串行信号，在通常的传输介质如FR4电路板上可支持高达3Gbit/s的数据速率。而且，串行背板可以采用8B/10B数据编码方案。8B/10B编解码器可以根据校验信号和非法的8B/10B码来进行错误检测。串行设计方式可以采用专用的点对点连接，无需对资源进行裁定，因此提高了“有效载荷”带宽。此外，与共享并行总线相比，串行连接驱动的距离更远。同时，信号数目大幅减少，可降低封装成本，系统设计也更易于扩展。

光背板

光背板也可以采用串行方式。近些年来，越来越多的太比级交换设备和高端路由器采用光背板代替电背板。在光背板上，线路卡、交换卡甚至机箱设备都通过超短程光纤进行通信。

过去，系统中采用光器件从成本的角度考虑是不允许的，因为大多数光纤系统采用单路、功能强大的激光器，通过昂贵的光纤传送信号。供应商千方百计寻找低成本替代，后来情况得以改观。采用CMOS工艺的G比特级收发器的出现，大大降低了串并转换器的成本。而且，与并行带状光纤相连的更便宜的激光器阵列如VCSEL(垂直腔表面发射激光器)的推出，进一步降低了光电转换成本。除了成本因素，传统的光收发器会产生大量热量，而激光器对温度变化非常敏感。因为需要在线路卡之间插入大体积的散热器和风扇，因此高密度光背板在以前实现起来是不可能。而最新推出的CMOS收发器根本就没有对散热的要求。

虽然VCSEL模块和光纤的成本增加了，但光背板仍具有许多优点。首先，光背板的扩展灵活性更大。对于多机箱路由器和交叉连接设备等采用多个分立机箱协同工作的结构而言，这点特别有用。其次，光背板的重量通常要比电背板轻。这样，低功耗、紧凑型设计使系统能够适应网络设备构建系统(NEBS)。

此外，设备功耗和散热量的增加，严重时可导致最终用户和服务提供商推迟或终止设备采购及网络铺设计划的实施。

大多数早期的电路交换中心局是在互联网出现之前建造的。因此，这些设备的设计没有考虑功耗大、散热量大的情况。这些基础设备的功能达到最大限度，可能会阻碍设备扩充计划的实施。

对于光交换机制造商，散热问题也使紧凑型系统设计变得困难。因为系统设计师被迫在每一线路卡、交换卡和控制模块之间采用大体积的散热零件，因此要使通道密度再提高几乎不可能。

拓微+TP5100