可编程逻辑和通信工业之间的关系可上溯到PAL时代。自从九十年代末的互联网爆炸开始，这种关系具有特别的意义。现在看来，这两个领域相互促进着他们自身的发展，并影响到电子工业的其它领域。

一开始，通信和网络工程师察觉到FPGA和复杂PLD的出现，因为这些器件很容易在产品原型样机和小批量应用中实施胶粘逻辑。然而在通信和网络应用中有过多的接口，但现有技术不能很快实现。这种趋势就意味着，FPGA常常要同外部收发器配合使用。因此产品设计往往是网络工程师和FPGA应用工程师共同参与开发，他们必须努力从不太容易对付的逻辑构造中获得更多的功能。

这种变化本来可以平静的按照摩尔定律发展，但九十年代中期同时出现多个巨大变化打破了这种平静。首先是是全球网络的爆炸式发展，不管是带宽还是节点；其次是网络交换体系的根本性改变；第三是金融理性在行业中的逐步丧失。

网络发展不仅创造了更多的需求，而且促进了加速变革。数据速率的提升以每月而不是每年的周期进行。协议经过产生、修改到在某些情况下消失，快得难以置信。以此导致的结果是，产品推向市场的快慢，以及相关数据如适应市场变化所需的时间，比生产成本更为重要。

这给本来就在稳步发展容量和速度的FPGA创造了一个新机会。尽管FPGA在速度、容量和功耗方面仍然远远落后于ASIC，但它们具有帮助客户缩短开发周期的能力，更重要的是能够促使产品设计早日投产。

与此同时，数据传输速率的快速提高，给交换架构带来其他影响。传统上，复杂协议下的交换和路由，被当作是通常的计算任务来处理。到达的数据，当从传送包中分离出来时，就被读到主存储器中，通过嵌入式CPU在软件控制下，对数据进行分类并发送到输出端口，硬件起的辅助作用很小。然而，随着数据传输速率的加快，系统设计师被迫将系统分成两层：一层用于系统控制，执行响应时间可以更长的任务；另一层以线速度执行检验、分类和路由。于是就形成了一个控制平台和一个数据平台。FPGA具有非常大的灵活性，但速度受限制，因此在控制层被广泛使用。然而FPGA供应商们极度渴望在数据平台也能得到应用，他们开始着手进行这一改变。

为了能够用于数据层，FPGA需要高速、低摆幅差动接口，这种差动接口越来越多地用于芯片之间。它们需要重要而灵活的片上存储器，来执行双口RAM和FIFO的功能，这些功能对于数据通道而言是必需的，而且它们还需要快得多的速度。在某些应用，这种高速度不仅用于传送数据包，还用于执行信号处理算法，例如在基带中恢复数据时就需要这种高速的信号处理算法。

供应商们于是在方向上作出重大改变。他们开始在某些技术上表现出极大兴趣，如LVDS和Utopia。他们放弃使用逻辑单元作为小型嵌入式RAM，并且开始提供中型的、接着是大型的快速、可配置的RAM块，分布在FPGA裸片上。而且在某些情况下，他们开始在芯片结构上增加分散的信号处理单元－整数乘法器或乘法-累加块。这些新的FPGA能够执行比较先进的ASIC所执行的I/O输出、片上存储和信号处理功能，并且在数据层上赢得一席之地。<img src="http://www.esmchina.com/ARTICLES/2002SEP/IC_S3-F1.JPG" align="RIGHT" vspace="12"HSPACE=12 ALT="图题：通信的发展给可编程逻辑器件增添新的活力。">

同时，互联网泡沫刺激对网络容量的需求远超出合理水平。运营商似乎愿意支付任何成本，给能够提供新特性或更高性能的设备供应商。因此，使FPGA只能用于设备样机的传统的经济限制消失了。网络设备供应商发现，他们可以销售大量使用价格达数百美元的FPGA芯片的批量生产设备，并容易地收回令人瞠目的原材料成本。正如芯片供应商梦想的那样，FPGA变成批量应用的产品。

这显然是难以为继的。巨大的资金投入使运营商对成本感觉迟钝，他们对新特性的需求放缓了，继而停止，生产好的设备放在仓库里积满灰尘。而FPGA，尽管具有了非常令人关注的新功能，似乎又回到样机应用的时代中。

消失的美景同样带走了利润。疯狂结束的资金短缺，也结束设计了工程师们采用COT设计流程来开发新网络ASIC的空白支票。现在，产品开发必须进行，但产量预测却十分有限。于是，设备供应商开始将FPGA看作是在萧条时期生存的一根稻草。

可怕的念头也开始萌生。如果下一次繁荣迟迟不来又将如何？如果业界仅能负担开发一些平台ASIC，而不是一个投资5,000万美金、为每一新念头而进行的芯片设计项目，那又如何？

这种平台级芯片应该被系统设计师和供应商广泛共享。它应该具有最高速度，用逻辑单元实现的最高密度。同时还必须具有足够的灵活性，允许多个供应商进行区分，甚至是在多个不同模式下工作，还能对仍然不稳定的协议变化作出反应。

这种解决方案，从概念上是在传统的SoC中嵌入多片可编程结构，这正是我们现在的立场所在。大型、高度特性化的FPGA，有些甚至带RISC核，仍然在样机和试生产时被用于数据层应用。SoC设计得到大量减少，而在SoC中的嵌入可编程结构的解决方案，正在从研究转移到早期实施。我们期待着能在一年内看到首批成果的出现。

令人意外的，即使是中等密度的快速CPLD也在朝这一方向发展，也许这就是未来的发展趋势。

拓微集成